[SVA] 6. サンプル

SVA (SystemVerilog Assertion) 並列アサーションの簡単なサンプル集。必要に応じて negedge にしたり disable iff を入れたりしてください。

  @(negedge clk)  ...;

  @(posedge clk) disable iff (rst)  ...;